MÍSTO VÝKONU SÍDLO FIRMY : Jankovcova č.p. 1603/47a, Holešovice, 170 00 Praha 7 / KONTAKT : Demnerová Veronika, e-mail: veronika.demnerova@cyient.com
POŽADAVKY : min. Bc., ideálně obor elektronika, výpočetní tech. a pod. Nutná znalost Verilog, System Verilog či VHDL. Znalost verifikačního prostředí UVM. AJ - komunikativní úroveň. Další jazyk výhodou.
